a1174381459
喜歡鉆研點(diǎn)東西嘿嘿
級(jí)別: 探索解密
精華主題: 0
發(fā)帖數(shù)量: 53 個(gè)
工控威望: 153 點(diǎn)
下載積分: 640 分
在線時(shí)間: 23(小時(shí))
注冊(cè)時(shí)間: 2020-03-06
最后登錄: 2020-04-23
查看a1174381459的 主題 / 回貼
樓主  發(fā)表于: 2020-03-17 13:05
有的話 可以借鑒一下。。。。DSP+ FPGA它那個(gè)程序是怎么寫的
精通臺(tái)達(dá)全系列  歐姆龍NJ/NX系列  三菱FX系列 信捷和匯川全系列  qq 2812077327
塞外海島
不停的前進(jìn)
級(jí)別: 家園�？�
精華主題: 0
發(fā)帖數(shù)量: 488 個(gè)
工控威望: 633 點(diǎn)
下載積分: 1443 分
在線時(shí)間: 1514(小時(shí))
注冊(cè)時(shí)間: 2012-10-05
最后登錄: 2024-11-01
查看塞外海島的 主題 / 回貼
1樓  發(fā)表于: 2020-03-17 13:29
搞PLC的，別想這個(gè)，難度差的太遠(yuǎn)
樓主留言：
不論是那種程序，邏輯總是一樣的把。而且這個(gè)東西就是開(kāi)關(guān)量和伺服定位。  我的想法是用PLC代替 DSP+FPGA
a1174381459
喜歡鉆研點(diǎn)東西嘿嘿
級(jí)別: 探索解密
精華主題: 0
發(fā)帖數(shù)量: 53 個(gè)
工控威望: 153 點(diǎn)
下載積分: 640 分
在線時(shí)間: 23(小時(shí))
注冊(cè)時(shí)間: 2020-03-06
最后登錄: 2020-04-23
查看a1174381459的 主題 / 回貼
2樓  發(fā)表于: 2020-03-17 15:14
為什么呢？ 難道 邏輯不是一樣的么 ？
精通臺(tái)達(dá)全系列  歐姆龍NJ/NX系列  三菱FX系列 信捷和匯川全系列  qq 2812077327
a1174381459
喜歡鉆研點(diǎn)東西嘿嘿
級(jí)別: 探索解密
精華主題: 0
發(fā)帖數(shù)量: 53 個(gè)
工控威望: 153 點(diǎn)
下載積分: 640 分
在線時(shí)間: 23(小時(shí))
注冊(cè)時(shí)間: 2020-03-06
最后登錄: 2020-04-23
查看a1174381459的 主題 / 回貼
3樓  發(fā)表于: 2020-03-17 15:24
感覺(jué)這個(gè)東西很繁雜，能畫出 流程圖就一定能寫出來(lái)的把？
精通臺(tái)達(dá)全系列  歐姆龍NJ/NX系列  三菱FX系列 信捷和匯川全系列  qq 2812077327
塞外海島
不停的前進(jìn)
級(jí)別: 家園�？�
精華主題: 0
發(fā)帖數(shù)量: 488 個(gè)
工控威望: 633 點(diǎn)
下載積分: 1443 分
在線時(shí)間: 1514(小時(shí))
注冊(cè)時(shí)間: 2012-10-05
最后登錄: 2024-11-01
查看塞外海島的 主題 / 回貼
4樓  發(fā)表于: 2020-03-17 17:15
深度完全不是一回事，會(huì)PLC，到DSP FPGA這個(gè)程度基本等于啥也不會(huì)，PLC代替DSP FPGA的話，有些功能是實(shí)現(xiàn)不了的，當(dāng)然簡(jiǎn)單的可以，邏輯肯定是沒(méi)問(wèn)題的，關(guān)鍵伺服定位那要是只發(fā)個(gè)脈沖還好，
[ 此帖被zsqlaoer在2020-03-17 17:39重新編輯 ]
塞外海島
不停的前進(jìn)
級(jí)別: 家園常客
精華主題: 0
發(fā)帖數(shù)量: 488 個(gè)
工控威望: 633 點(diǎn)
下載積分: 1443 分
在線時(shí)間: 1514(小時(shí))
注冊(cè)時(shí)間: 2012-10-05
最后登錄: 2024-11-01
查看塞外海島的 主題 / 回貼
5樓  發(fā)表于: 2020-03-17 17:56
DSP是C語(yǔ)言些的,FPGA是VHDL或者VERILOG HDL寫的，沒(méi)做過(guò)嵌入式系統(tǒng)開(kāi)發(fā)的話，程序基本是看不懂的，沒(méi)有PLC里那些功能塊調(diào)用，很多都要自己寫，而且理論不過(guò)關(guān)，根本寫不了啥；PLC基本用不了啥理論。
樓主留言：
沒(méi)玩過(guò) FPGA  DSP到是會(huì)一丟丟